专注于PCB设计,电路设计、单片机开发——东远电路设计有限公司欢迎您!
基于FPGA的AD9910节制计划
时间:2017-08-28 | 点击: | 打印本页 | 收藏本文 |

以优化内部PLL的机能。

内部时钟频率高达1GHz。

14-bit的DAC。

最小频率判别率为0.23 Hz,窄带无杂散动态范畴大于80 dB, 2)AD9910环路滤波器计划,环路滤波器为简朴的低通滤波器;AD9910输出高达400 MHz的模仿信号,为了镌汰噪声,240个管脚,5980个逻辑单位(LE),节制芯片可所以单片、FPGA或DSP,KD为鉴相器的增益。

本计划回收高精度的温补晶振,应用在高迅速度的频率合成器、可编程信号产生器、雷达和扫描体系的FM调制源、测试与丈量装置以及高速跳频体系AD9910芯片的首要外围电路为:参考信号源、节制、环路滤波器和输出低通滤波器等电路,可实现多片同步, 2 FPGA节制AD9910的软件实现 回收Ahem公司的EP1C6Q240C8节制AD9910,譬喻100 MHz,具有调幅、调相的成果,无需外加任何驱动电路,该器件的外部时钟频率为50 MHz,数字地和模仿地分隔,在它的输出端口计划了400MHz的低通滤波器,模仿输出频率高达400 MHz, 1 AD9910的硬件电路计划 AD9910是ADI公司推出的一款单片DDS器件,这时必要在外部计划环路滤波器, , 个中:N为分频比。

参考信号输入芯片后。

当外部的时钟较低时,AD9910必要4组电源,可以或许快速实现伟大数字体系的成果,要求数据处理赏罚速率越来越高,寄存器内容差异。

KV是VCO的增益,属表贴器件,基于单片机+DDS(直接数字频率合成)的频率合成技能已不能满意今朝数据处理赏罚速率需求, FPGA与AD9910的外围电路简朴,20个128?36 bit的RAM块,体系时钟1 GHz,频率100 MHz, 本文引用地点: 在AD9910的电路计划中,它的质量直接抉择了模仿输出信号的质量(频率精度和相位噪声),在PCB计划时只管接近时钟管脚,针对这一近况,在PCB计划中,镌汰滋扰,模仿电源和数字电源必要断绝,1.8 V和3.3 V供电, 3)晶振电路的计划,具有自动线性和随机的频率、相位和幅度扫描成果,电源管脚的滤波最好回收钽电容和陶瓷电容,AD9910必要外部提供参考信号源,fOL是环路带宽,本计划回收FPGA; AD9910提供专门的管脚外接环路滤波器,芯片事变状态差异, 图1为现实计划的AD9910外围毗连图,如图1中R17、C47和C48组成的RC滤波器,相位噪声小于-125 dBc/Hz@1 kHz(400 MHz)。

内部的倍频器和锁相环起浸染发生1GSPS的体系时钟;节制电路通过芯片的I/O给内部寄存器写入内容。

从而节减了硬件电路计划和调试的时刻,AVDD(1.8 V)、DVDD(1.8 V)、AVDD(3.3 V)和DVDD(3.3 V),应留意以下几个题目: 1)AD9910电源和地计划,用磁珠单点毗连,电容电阻值用如下公式计较,参考信号源为AD9910提供基准频率,串行I/O节制。

1 024 32位RAM, 跟着数字信号处理赏罚和集成电路的成长,本文提出了基于FPGA+DDS的节制计划,FPGA与AD9910的毗连框图如图2所示,芯片内部的锁相电路起浸染。

| 联系我们 | 收藏本站 | PCB设计 | 电路设计 | 程序开发 | QQ:537091617 QQ:537091618 邮箱:dongyuan10@126.com
Copyright& 2005 www.pcbsig.com All Rights Reserved 版权所有-东远电路设计,转载时必须以链接形式注明源自:东远电路设计
本站作品均为东远电路设计,如发现有侵权行为,必将追究其法律责任! 闽ICP备12009203号-1